[Harman] 세미콘 아카데미 반도체 설계 수업 정리 블로그

2024.11.08 수업날41MUX_LOGIC layout  가로: 13.63u, 세로: 7.4u  세부 길이     41MUX_SWITCH schematic  41MUX_SWITCH symbol  41MUX_SWITCH simulation    41MUX_SWITCH layout  가로: 6.52u, 세로: 8.045u  세부 길이   41MUX_LOGIC Layout, 41MUX_SWITCH 끝!

2024.11.07 수업날21MUX_SWITCH schematic  21MUX_SWITCH symbol  21MUX_SWITCH simulation     시뮬레이션 항목 분리 한 후 각 항목의 Y 좌표의 값을 통일시킨다.   21MUX_SWITCH layout 가로: 7.3u, 세로: 2.44u  세부 길이     41MUX_LOGIC schematic  41MUX_LOGIC symbol  41MUX_LOGIC simulation     21MUX_SWITCH, 41MUX_LOGIC 끝!

2024.11.06 수업날길이 조정 단계가로: 4.63u세로: 5.87u  layout 세부 길이      아래의 그림을 보고 Transmission gate의 schematic과 layout을 그리기파란 네모 안에 들어갈 숫자는 2.91u 이다.  Transmission gate의 schematic  Transmission gate의 layout  layout 세부 길이   21MUX_LOGIC layout 높이 조정 마무리, Transmission gate 끝!

2024.11.05 수업날4NAND schematic   4NAND symbol  4NAND simulation     pmos W = 2.14u  4NAND layout  4NAND schematic에서 했던대로 nmos 설정하기   4NAND schematic에서 했던대로 pmos 설정하기   layout 높이: 5.69u  layout 세부 길이      schematic 그림 보고 layout 그리기   4NOR schematic   4NOR symbol   4NOR simulation    눈대중으로 500m에서 어느 그래프가 가까운지 확인하기 어렵다면V, H 단축키를 누른 후 X, Y position을 500m으로 맞춰서 값을 확인해본다.  pmos W = 5.96u  4NOR layout  ..

2024.11.04 수업날PC의 최종 블록 다이어그램  Vivado 진행 순서  half_adder_N_bit/////////////////////////////////////////////////// 2024.11.04module half_adder_N_bit #(parameter N = 8)( input inc, input [N-1:0] load_data, output [N-1:0] sum); wire [N-1:0] carry_out; half_adder_dataflow ha0(.a(inc), .b(load_data[0]), .s(sum[0]), .c(carry_out[0])); genvar i; //genv..

2024.10.30 수업날   2NOR schematic에서 했던대로 nmos 설정하기   2NOR schematic에서 했던대로 pmos 설정하기   Via 설정하기  2NOR 이므로 Columns를 4로 설정  label 설정이번에는 Height를 0.3으로 설정  높이: 7.06u  layout 세부 길이  Assura DRC 결과  Assura LVS 결과    3NAND schematic에서 했던대로 nmos 설정하기   3NAND schematic에서 했던대로 pmos 설정하기   3NAND 이므로 Columns를 5로 설정    schematic 그림 보고 layout 그리기   높이: 5.62u  layout 세부 길이    Assura DRC 결과    Assura LVS 결과     3..

2024.10.29 수업날  nmos 설정하기  pmos 설정하기  십자가를 기준으로 왼쪽은 pmos, 오른쪽은 nmos가장 왼쪽: pmos 직접 그린거가장 오른쪽: nmos 직접 그린거    NOT Layout >  NOT schematic에서 했던대로 nmos 설정하기  NOT schematic에서 했던대로 pmos 설정하기  단축키 O를 눌러서 M1_PO 추가하기  nmos의 아래와 pmos의 위쪽에 추가하기  Label 추가하기  nwel 추가, metal1과 metal1 사이의 거리는 최소 0.12u가 되어야 하는 것 추가  layout 높이: 5.84u  layout 세부 길이  높이 조정과 위치 조정이 끝났다면 DRC, LVS에서 오류가 있는지 없는지 차례대로 확인해보면 된다.체크 표시된 부..

2024.10.25 수업날  schematic 파일 생성하기  nmos, pmos 생성하기  2NAND schematic 그리기 input, output 구분해서 pin 설정하기  nmos 쪽 Total Width 설정하기  pmos 쪽 Total Width 설정하기pmos 2개를 shift를 누른 채로 단축키 Q를 누르면 한거번에 설정할 수 있다.  Symbol 만들기  Symbol 를 만들기 위한 창이 뜨면 아래와 같이 Display를 설정한다.  아래와 같이 Symbol 만들기  simulation를 하기 위한 파일 생성하기 2NAND simulation 회로 그리기  아래와 같이 설정하기  소수점 둘째자리까지 해서 500m과 가장 가까운 값 찾기처음은 1u~10u에서부터 시작 3.0u 에 제일 가..

2024.10.24 수업날nmos와 pmos 2개가 이어져 각 MOSFET의 입력에 따라 output이 결정된다.input은 A, output은 Y로 나타낸다.  인버터의 Mask Set은 아래와 같이 6종류의 mask가 사용된다.위에서부터 순서대로 nwell, ploy, n+, p+, contact, metal 이다.   - 회로도를 원하는 모양으로 만들기 위한 2차원의 그림- Chip은 Mask의 설정으로 지정된다.- Mask의 최소 크기는 트랜지스터 크기를 결정하는데, 그에 따라 속도, 비용 및 전력을 결정한다.- 최소한의 면적 구조 layout을 만들수록 집적도가 높다.- 회로도가 같더라도 layout은 달라질 수 있으며, 다양한 방법으로 면적을 줄일 수 있다.   - layout을 만들기 전, ..

2024.10.23 수업날- 집적 회로: 하나의 칩에 많은 트랜지스터 보유- VLSI(Very Large Scale Integration): 크기가 작고, 속도가 빠르고, 가격이 저렴하며 저전력 트랜지스터를 만들수록 좋다.  1. nmos 구조와 동작원리- Source, Gate, Drain, Body를 가지고 있다.- Gate, Body는 도체- Metal - Oxide - Semiconductor로 이루어졌다고 해서 MOS 캐패시터라고도 불린다.- Body는 일반적으로 Ground(0V)에 연결되어 있다.  - Gate의 전압이 낮은 경우: P형 Body의 전압이 낮아지므로 전류가 흐르지 않아 트랜지스터가 OFF가 된다.  - Gate의 전압이 높은 경우: 전자가 Body에 이끌리고, Gate 아래의..