[Harman] 세미콘 아카데미 반도체 설계 수업 정리 블로그

2024.11.27 수업날COMMON_SOURCE_AMP의 역할- 높은 입력 임피던스: MOSFET gate가 거의 전류를 끌어들이지 않기 때문에 입력 임피던스가 높다.- 비교적 낮은 출력 임피던스- 높은 전압 이득을 제공하여 입력 신호의 작은 변화에도 출력 신호가 크게 변한다.- 출력 신호가 입력 신호와 180도 위상이 반전된다.- 트랜지스터가 선형 영역에서 동작하도록 적절한 바이어스가 필요하다.  COMMON_SOURCE_AMP schematic  COMMON_SOURCE_AMP symbol  COMMON_SOURCE_AMP simulation입력대비 출력이 반전 증폭된 결과를 볼 수 있다.    다음으로 증폭기의 주파수 특성을 보기 위한 AC simulation의 결과를 살펴본다.     COMMO..

2024.11.26 수업날  one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.ONE_CHIP layout 추가하기 2 끝!

2024.11.25ppt 만드는 과정 진행중 목표: ~Digital Circuit까지 ppt 만들기

2024.11.22 수업날4BIT_ADDER(입력핀만 연결, 출력핀은 연결 안함) 추가  one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.   DIGITAL_LOGIC_GATES 추가 >  one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.     one_chip schematic에는 이렇게 추가했다.ONE_CHIP layou..

2024.11.21 수업날4BIT_ADDER schematicONE_CHIP에 핀 배선하기 편하라고 입력값을 아래와 같이 해줬는데A값: VING, VINE, VINC, VINA(최하위 비트) B 값: VINH, VINF, VIND, VINB(최하위 비트)이렇게 봐야한다.  4BIT_ADDER symbol  4BIT_ADDER simulation예를 들어 아래의 표시된 부분에서 결과가 잘 나타나는지 확인해본다.1 0 0 1(H F D B)0 0 0 1(G E C A)둘을 더하면 1 0 1 0(S3 S2 S1 S0)의 결과값이 나오며, Carry는 0이다.  시뮬레이션 회로를 보면 이해하기 쉽다.VING, VINE, VINC, VINA(최하위 비트)는 펄스값으로 80n, 40n, 20n, 10n으로 값을 주..

2024.11.20 수업날HALF_ADDER schematic   HALF_ADDER symbol  HALF_ADDER simulation     HALF_ADDER layout  가로: 4.6u, 세로: 6.51u       FULL_ADDER schematic   FULL_ADDER symbol  FULL_ADDER simulation    FULL_ADDER layout  가로: 11.11u, 세로: 7.6u       81MUX_LOGIC , 41MUX_SWITCH 추가 >1. ONE_CHIP layout 위치 조정전에 했던 ONE_CHIP layout에 추가했던 161MUX_LOGIC, 161MUX_SWITCH의 위치를 다시 조정하였다.오류가 없는 것도 확인하였다.  2. 81MUX_LOGIC ..

2024.11.19 수업날아래의 2XOR schematic을 보고 schematic, simulation, layout을 그려본다.  2XOR schematic   2XOR symbol   2XOR simulation   2XOR의 진리표대로 결과가 나타나는 것을 확인할 수 있다.  2XOR layout  가로: 2.56u, 세로: 6.51u       DIGITAL_LOGIC_GATES schematic 이번에는 여태까지 만들었던 Logic Gates를 하나로 모아서 layout에 합쳐본다.먼저 schematic에 2NAND, 3NAND, 4NAND, 2NOR, 3NOR, 4NOR, NOT, 2XOR, SWITCH의 symbol을 가져와서 입력핀과 출력핀을 설정한다.출력핀은 아래와 같이 이름을 설정한다..

2024.11.15 수업날PAD  만들기  단축키 O를 눌러 M2_M1을 추가한 후 아래의 하늘색 부분과 같이 수정해준다.   새로운 파일을 생성해서 PAD Frame 만들기  위에서 만든 PAD 불러와서 단축키 Q를 누른 다음하단의 Convert to Mojac을 클릭해서 아래의 하늘색 부분과 같이 수정하여 PAD와 PAD 사이의 간격이 3이 되도록 설정한다.  PAD를 또 불러와서 아래와 같이 위치시킨다.  모서리 마다 똑같이 만들어 준 후,   최종적으로 아래와 같이 만들면 된다.  Metal3, Metal4를 추가하여 둘 사이의 거리와 PAD 사이의 거리를 0.2로 조정한다.  그리고 우측 상단의 2개 PAD에 위쪽은 Metal3과 연결하고, 아래쪽은 Metal4와 연결한다.주황색, 보라색 via..

2024.11.14 수업날가로: 67.63u세로: 10.79u       161MUX_SWITCH schematic   161MUX_SWITCH symbol  161MUX_SWITCH simulation VDD~S2의 설정은 161MUX_LOGIC의 설정과 똑같이 하면 된다.  VOUT에 16개의 파형이 나타나는 것을 확인할 수 있다  161MUX_SWITCH layout  세로: 12.43u가로: 24.52u    161MUX_LOGIC layout, 161MUX_SWITCH 끝!

2024.11.13 수업날81MUX_SWITCH schematic  81MUX_SWITCH symbol  81MUX_SWITCH simulation VDD~S2의 설정은 81MUX_LOGIC의 설정과 똑같이 하면 된다.  이번에도 VOUT에 8종류의 파형이 나타나는 것을 확인할 수 있다.  81MUX_SWITCH layout가로: 13.515u세로: 9.665u      161MUX_LOGIC schematic  161MUX_LOGIC symbol  161MUX_LOGIC simulation16개의 파형이 구분만 되면 되므로 값을 증가하다가 감소하는 것으로 설정하면 된다. 81MUX_SWITCH, 161MUX_LOGIC(schematic, simulation) 끝!